DDR2 时序测试规范
Copyright © 2009 瑞斯康达科技发展股份有限公司
DDR2 时序测试规范
编 制： 许军亮
审 核：
批 准：
瑞斯康达科技发展股份有限公司
DDR2 时序测试规范
Copyright © 2009 瑞斯康达科技发展股份有限公司
文 件 维 护 日 志
修改日期 修改人 修改内容 确认人
2010 -8-26 许军亮 首个版本
硬件 测试组 20 10 -08 -26 制定文档，版本 1. 0
DDR2 时序测试规范
Copyright © 2009 瑞斯康达科技发展股份有限公司
CONTENTS
1 待测时序参数 -------------------------------- -------------------------------- ---------------------------- 1
2 地址和控制信号时序 -------------------------------- -------------------------------- ------------------- 2
3 DQ 读写数据分离 -------------------------------- -------------------------------- ----------------------- 6
4 写数据和 DM 信号时序 -------------------------------- -------------------------------- ---------------- 8
5 读数据时序 -------------------------------- -------------------------------- ------------------------------ 13
6 时序修正 -------------------------------- -------------------------------- -------------------------------- -- 15
DDR2 时序测试规范
Copyright © 2009 瑞斯康达科技发展股份有限公司 - 1 -
1 待测 时序 参数
DDR2 的 时序 测试应包括下表所列的 基本 参数 ：
Symbol Parameter
地址和控制信号 时序 tIS Address and control input setup time
tIH Address and control input hold time
写数据 和 DM 信号 时序 tDS DQ and DM input setup time
tDH DQ and DM input hold time
tWPRE DQS Write preamble ，写前导时间
tWPST DQS Write postamble ，写后 续时间
读数据时序 tDQSQ DQS -DQ skew for DQS and associated DQ
tQH DQ ou
DDR2时序测试规范V1.0.pdf
